Projektavimo principai ir atrankos svarstymai trupmeniniams dažniams kristalų osciliatoriuose
Kurdami aparatinės įrangos laikrodžių sistemas, inžinieriai dažnai susiduria su iš pažiūros „netaisyklingų“ kristalų generatorių dažnių klase, tokia kaip 11,0592 MHz, 3,579545 MHz ir 19,6608 MHz. Šie dažniai su dešimtainiais komponentais neparenkami savavališkai, bet yra neišvengiamas projektavimo, pagrįsto ryšio protokolais, dažnių -dalybos apribojimais ir sistemos-lygio atvirkštiniais reikalavimais, rezultatas. Pradedant nuo pagrindinių principų, šiame straipsnyje analizuojama trupmeninių dažnių generavimo logika ir pateikiami praktiniai komponentų pasirinkimo atrankos metodai.
- Pagrindinė trupmeninio dažnio taškų projektavimo logika
Kaip sistemos laikrodžio šaltinis, kristalinio generatoriaus dažnio pasirinkimas visada yra pritaikytas taip, kad atitiktų tikslius pasroviui skirtų skaitmeninių grandinių (tokių kaip PLL, skirstytuvai ir nuoseklusis ryšys) laiko reikalavimus. Dalinių dažnio taškų atsiradimas pirmiausia kyla dėl šių keturių tipų projektavimo apribojimų:
1. Prisitaikymas prie UART sveikųjų skaičių padalijimo, kad būtų užtikrinta klaida-Nemokami nuosekliųjų duomenų srautai
Nuosekliojo perdavimo sparta gaunama iš sistemos laikrodžio per sveikųjų skaičių padalijimą pagal šią formulę: Srautos sparta=Laikrodžio dažnis / padalijimo koeficientas
Norint tiksliai generuoti standartines duomenų perdavimo spartas (pvz., 9600, 19200 arba 115200 bps), laikrodžio dažnis turi dalytis iš daliklio be liekanos. Pavyzdžiui, 1,8432 MHz dažnis po 16 kartų per didelio diskretizavimo padalijimo:
1,8432 MHz ÷ 16=115.2 kHz, tai yra 115 200 bps.
Panašiai 11,0592 MHz ir 19,6608 MHz yra atitinkamai 6 kartus ir 10,666… kartus 1,8432 MHz (iš tikrųjų, 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… reikalingas PLL), tačiau dažniau juos naudoti tiesiogiai kaip M0,1} CU leidžiantį mikrovaldiklį, kaip laikrodžio dažnį. vidinis UART skirstytuvas, skirtas generuoti visus standartinius duomenų perdavimo spartus per padalijimą. Jei pasirenkamas sveikasis 20 MHz dažnis, jo negalima tolygiai padalyti iš 115 200, todėl atsiranda kaupiamoji klaida ir kadrų klaidos arba paketų praradimas.
2. Dvejetainio dažnio -skirstymo architektūra supaprastina laikrodžių medžio dizainą
Visi dažniai, tokie kaip 20,48 MHz, 10,24 MHz ir 5,12 MHz, gali būti išreikšti kaip 2ⁿ × 10 kHz (pvz., 20,48 MHz=2048 × 10 kHz). Pakopinę šiuos dažnius per dvejetainį dažnių padalijimą, galima sugeneruoti sub{11}}laikrodžio domenus, pvz., 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz ir pan. Šis metodas puikiai tinka{17}}dažnių padalijimui įgyvendinti naudojant dvejetainius skaitiklius arba poslinkių registrus, todėl gaunama paprasta grandinės struktūra su gerai apibrėžtais fazių ryšiais ir nuosekliomis laiko ribomis tarp įvairių dažnių -dalytų laikrodžių. Šie dažniai dažniausiai naudojami kaip baziniai dažniai pramoniniuose DSP, PLC ir servo pavarose.
3. Sintetinamas naudojant PLL, kad atitiktų didelės spartos ryšio ir garso/vaizdo atrankos standartus
Šiuolaikiniuose SoC, optiniuose moduliuose ir vaizdo procesoriuose yra PLL, kurie paprastai naudoja standartinius sveikųjų skaičių dažnius (pvz., 25 MHz arba 24 MHz), o tada generuoja specifinius nestandartinius dažnius skaidydami, daugindami arba dalydami trupmenomis. Tipiški pavyzdžiai:
74,25 MHz: didelės raiškos vaizdo atrankos laikrodis, apibrėžtas SMPTE standarto, naudojamas tokiems formatams kaip 1080i ir 720p;
33,1776 MHz: dažniausiai randamas garso kodekuose ir plačiajuosčio RF priekiniuose įrenginiuose; kai naudojamas su PLL, jis gali tiksliai generuoti 44,1 kHz arba 48 kHz garso diskretizavimo dažnio šeimas;
25,000625 MHz: tam tikri Ethernet PHY naudoja 25 MHz laikrodį su trupmeniniu PLL, kad sugeneruotų tikslią 125 MHz nuosekliąją duomenų perdavimo spartą, kad būtų palaikoma 1 Gbps linijos sparta (atminkite, kad praktikoje dažniausiai naudojami sveikieji 25 MHz kartotiniai; čia pateikiama tik iliustravimo tikslais).
Reikėtų pažymėti, kad dalinis dažnių padalijimas įveda deterministinį virpėjimą ir klaidingus signalus. Programoms, jautrioms faziniam triukšmui, pirmenybė turėtų būti teikiama tiksliniams dažniams, kuriuos galima gauti tiesiogiai padalijus sveikuosius skaičius, arba naudoti žemo-triukšmo PLL su tinkamai sukonfigūruotu kilpos pralaidumu.
4. Istorinių pramonės protokolų ir EMC svarstymų laikymasis
Istoriniai protokolai: USB 2.0 nurodo 48 MHz didelės spartos laikrodį; Ethernet MAC naudoja 25 MHz arba 125 MHz; ir realaus laiko laikrodžiai (RTC) veikia 32,768 kHz (2¹⁵ Hz). Šie dažniai buvo nustatyti, kai buvo nustatyti standartai, ir nuo to laiko buvo pritaikyti visoje pramonės grandinėje, tapdami de facto standartais.
Elektromagnetinis suderinamumas (EMC): aukštesnės eilės sveikųjų dažnių harmonikos gali persidengti su maitinimo šaltinio, RF arba belaidžio ryšio juostomis, todėl gali atsirasti trukdžių. Pasirinkus osciliatoriaus dažnį su trupmeniniu komponentu, harmoninė energija gali išsklaidyti arba perkelti, taip sumažinant EMI riziką ir filtravimo bei ekranavimo išlaidas.
- Kiti pagrindiniai kristalų osciliatorių pasirinkimo veiksniai
Be dažnio vertės, tokie inžineriniai veiksniai yra vienodai svarbūs pasirinkimui:
Fazinis triukšmas ir virpėjimas
Nors PLL gali susintetinti bet kokį dažnį, dalinis dažnių padalijimas labai sumažina beveik{0}}pabaigos fazės triukšmą ir atsitiktinį virpėjimą. Tokiems tikslams kaip didelės spartos{2}}optiniai moduliai, milimetrinis-bangų radaras arba 5G priekinis ryšys, rekomenduojama tiesiogiai pasirinkti kristalų generatorius, kurių savieji dažniai atitinka fazinio triukšmo specifikacijas, kad vėliau būtų išvengta nepakankamų signalo vientisumo ribos.
Pristatymo laikas ir kaina
Nestandartiniai ar pasirinktiniai dažniai paprastai reikalauja ilgo paruošimo laiko ir didelių inžinerinių išlaidų. Neviršijant priimtinų našumo ribų, pirmenybė turėtų būti teikiama pramonės-standartiniams dažniams (pvz., įprastiems sveikųjų skaičių dažniams, pvz., 25 MHz, 27 MHz, 40 MHz ir 50 MHz, taip pat standartiniams trupmeniniams dažniams, paminėtiems šiame straipsnyje), siekiant sutrumpinti MTEP ciklą ir kontroliuoti KS išlaidas.
Suderinamumas su vietiniais pakaitalais
Šiuo metu vietiniai kvarco kristalų generatorių gamintojai apima didžiąją dalį dažniausiai naudojamų sveikųjų ir trupmeninių standartinių dažnių. Renkantis įrenginį, atkreipkite dėmesį į tiekimo stabilumą, temperatūros charakteristikas (pvz., ±10 ppm ir ±20 ppm) ir apkrovos talpos parametrus, kad užtikrintumėte suderinamumą su pagrindinio valdiklio lusto laikrodžio įvesties reikalavimais.
- Praktinės atrankos rekomendacijos
Pirma,nustatyti sistemos laikrodžio apribojimus: nurodykite tikslius laikrodžio dažnius, kurių reikia visiems periferiniams įrenginiams (UART, I2S, SPI, Ethernet, USB, Video) ir jų leistinas klaidų ribas.
Išveskite kristalų osciliatoriaus pagrindinį dažnį atvirkščiai:Jei mikrovaldiklyje yra įmontuotas -PLL, pasirinkite etaloninį kristalų generatorių, galintį generuoti tikslinius dažnius sveikuoju skaičiumi arba mažu{1}}dalybos santykiu. Suteikite pirmenybę dažniams, kurių padalijimo koeficientas yra mažesnis nei 100, o vardiklis yra 2 laipsnis.
Patikrinkite padalijimo klaidą: Apskaičiuokite, ar padalijimo paklaida yra mažesnė už didžiausią periferinių įrenginių leidžiamą bodų spartos / diskretizavimo dažnio nuokrypį (paprastai < ±2 %).
Įvertinkite EMI riziką:Atlikite aukšto{0}}dažnio harmonikų spektrinę analizę; jei reikia, pasirinkite dažnio tašką, kuris nukrypsta nuo sveikųjų skaičių{1}}tvarkos harmonikų.
Atsižvelkite į prieinamumą ir kainą: laikydamiesi našumo reikalavimų, pasirinkite modelį, kurio rinkoje yra daug, ir pakuotės tipą (pvz., HC-49S, SMD 3,2 × 2,5 mm), atitinkantį gamybos reikalavimus.